社区导航

 

搜索
查看: 150|回复: 1
打印 上一主题 下一主题

[讨论] cyclone 管脚约束

[复制链接]

2

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

跳转到指定楼层
楼主
发表于 2019-10-29 11:40 | 只看该作者 |倒序浏览 |阅读模式

请教各位,cyclone 10 的管脚约束中,assignment name 中有很多的选项,这些都是怎么用的啊?如果进来的是差分时钟如何来做管脚约束呢?

此帖出自FPGA/CPLD论坛
收藏收藏 收藏干货 分享分享 分享淘帖


回复

使用道具 举报

66

TA的帖子

0

TA的资源

版主

Rank: 6Rank: 6

沙发
发表于 2019-10-30 14:43 | 只看该作者

如果差分的话,应该在分配管脚的时候,说明它是差分的。我们只是用正值即可。约束的时候,也只用约束正值即可。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-11-10 16:05 , Processed in 0.103972 second(s), 16 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表